cfg_clock_default.h File Reference
CPU » STM32

Default clock configuration for STM32F1/F3. More...

Detailed Description

Default clock configuration for STM32F1/F3.

Author
Víctor Ariño victo.nosp@m.r.ar.nosp@m.ino@t.nosp@m.riag.nosp@m.nosys.nosp@m..com
Sören Tempel tempe.nosp@m.l@un.nosp@m.i-bre.nosp@m.men..nosp@m.de
Tristan Bruns tbrun.nosp@m.s@un.nosp@m.i-bre.nosp@m.men..nosp@m.de
Alexander Kurth kurth.nosp@m.1@un.nosp@m.i-bre.nosp@m.men..nosp@m.de
Alexandre Abadie alexa.nosp@m.ndre.nosp@m..abad.nosp@m.ie@i.nosp@m.nria..nosp@m.fr

Definition in file cfg_clock_default.h.

Go to the source code of this file.

Clock settings

#define CONFIG_USE_CLOCK_PLL   1 /* Use PLL by default */
 
#define CONFIG_USE_CLOCK_HSE   0
 
#define CONFIG_USE_CLOCK_HSI   0
 
#define CONFIG_BOARD_HAS_HSE   0
 
#define CLOCK_HSE   MHZ(8)
 
#define CONFIG_BOARD_HAS_LSE   0
 
#define CLOCK_HSI   MHZ(8)
 
#define CONFIG_CLOCK_PLL_PREDIV   (1)
 
#define CONFIG_CLOCK_PLL_MUL   (9)
 
#define CLOCK_AHB   CLOCK_CORECLOCK /* HCLK, max: 72MHz */
 
#define CONFIG_CLOCK_APB1_DIV   (2)
 
#define CLOCK_APB1   (CLOCK_AHB / CONFIG_CLOCK_APB1_DIV) /* PCLK1, max: 36MHz */
 
#define CONFIG_CLOCK_APB2_DIV   (1)
 
#define CLOCK_APB2   (CLOCK_AHB / CONFIG_CLOCK_APB2_DIV) /* PCLK2, max: 72MHz */